Dkt. 2271/70977

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Application of

Hitoshi YAMAMOTO

Serial No.

Not Yet Known

Date Filed

Herewith

For

SEMICONDUCTOR DEVICE AND DIFFERENT LEVELS OF

SIGNAL PROCESSING SYSTEMS USING THE SAME

Cooper & Dunham LLP 1185 Avenue of the Americas New York, New York 10036 (212) 278-0400 September 5, 2003

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

CLAIM FOR PRIORITY UNDER 35 U.S.C. § 119

Sir:

Applicant submits herewith a certified copy of priority application No. JP 2002-261311, filed September 6, 2002, and hereby claim priority under 35 U.S.C. § 119.

Respectfully submitted,

Paul Teng

Reg. No. 40,837

Encl.

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 9月 6日

出 願 番 号 Application Number:

特願2002-261311

[ST. 10/C]:

[J P 2 0 0 2 - 2 6 1 3 1 1]

出 願 人
Applicant(s):

株式会社リコー

.

2003年 8月 4日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

185299

【提出日】

平成14年 9月 6日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/4093

【発明の名称】

半導体装置及び当該半導体装置を用いた異なるレベルの

信号の処理システム

【請求項の数】

3

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

山本 斉

【特許出願人】

【識別番号】

000006747

【住所又は居所】

東京都大田区中馬込1丁目3番6号

【氏名又は名称】

株式会社リコー

【代理人】

【識別番号】

100062144

【弁理士】

【氏名又は名称】

青山 葆

【選任した代理人】

【識別番号】

100086405

【弁理士】

【氏名又は名称】

河宮 治

【手数料の表示】

【予納台帳番号】

013262

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

ページ: 2/E

【物件名】 要約書 1

【包括委任状番号】 9808860

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及び当該半導体装置を用いた異なるレベルの信号の 処理システム

【特許請求の範囲】

【請求項1】 複数の半導体チップを1つにパッケージした半導体装置であって、少なくとも、

第1レベルの信号を出力する複数の第1ボンディングパッドを備える第1の半 導体チップと、

上記複数の第1ボンディングパッドの内の一部の第1ボンディングパッドに電気的に接続される第2ボンディングパッド、及び、上記一部の第1ボンディングパッドから上記第2ボンディングパッドに出力される信号のレベルを第1レベルとは異なる第2レベルに変更して出力する第3ボンディングパッドを備える第2の半導体チップとを含むことを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置において、

第2の半導体チップは、第1の半導体チップの上記一部の第1ボンディングパッドから出力される信号を第1レベルよりも大きな第2レベルに変換して出力する半導体装置。

【請求項3】 請求項1又は請求項2に記載の半導体装置を実装する第1の装置と、上記第1の装置に取り付けられ、上記第2の半導体チップにより第2レベルの信号に変換された上記第1の半導体チップの出力したデータ信号を受け取る第2の装置とで構成されることを特徴とする異なるレベルの信号の処理システム。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

本発明は、異なるレベルの信号の入出力に対応する半導体装置、及び、当該半導体装置を用いた異なるレベルの信号の処理システムに関する。

[0002]

【従来の技術】

半導体装置が内包するチップの入出力信号のレベルは、通常、チップのデザインルールが小さくなるに従い低くなる。例えば、 0.5μ m以上のプロセスで製造されるチップの場合、入出力信号のレベルは5 V以上のことが多い。これに対し、 0.35μ m以下のプロセスで製造されるチップでは、入出力信号のレベルは3.3 V以下に設定される。なお、 0.35μ mプロセスで製造されるチップの中には、周知のトレラント技術を用いて3.3 Vレベルの信号だけでなく、5 Vレベルの信号の入力に対しても正常に動作可能なものもある。

[0003]

(

【発明が解決しようとする課題】

以下、異なる信号レベルを処理するシステムの一例として、スマートカード及びスマートカード用のリーダ/ライタ装置で成るシステムについて考える。使用時、スマートカード用のリーダ/ライタ装置は、スマートカードに対してクロック信号CLK、及び、リセット信号RSTを送る他、データ信号Dの入出力を行う。

[0004]

スマートカード用のリーダ/ライタ装置が用いる半導体装置のチップは、規格に制限されるスマートカード本体に内蔵する半導体チップに比べ、プロセスの微細化、即ち低電源電圧化が進んでいる。具体的には、スマートカード本体に内蔵する半導体チップが 0.5μ mプロセスで製造され、5Vで駆動されるのに対し、スマートカード用のリーダ/ライタ装置が用いる半導体チップは、 0.35μ m以下、例えば、 0.25μ mのプロセスで製造され、3.3V以下で駆動する

[0005]

3.3 Vレベルの信号で動く上記リーダ/ライタ装置が用いる半導体装置のチップに周知のトレラント技術を適用すれば、5 Vレベルの信号を入力可能にすることができるが、チップの出力する信号のレベルを3.3 Vから5 Vに引き上げることは、チップの構造を複雑にし、チップサイズの大型化及びコスト高を招来する。また、 0.35μ mプロセスで製造し、3.3 Vの低電圧で駆動される低消費電力型のチップを5 Vで駆動するチップとして機能させることは、性能的に

も無駄が多い。

[0006]

上記の問題は、上記リーダ/ライタの基板が3.3 Vレベルの信号で駆動しており、上記半導体装置の一部のピンだけを5 Vの駆動系、本例の場合、5 Vレベルの信号を入出力するスマートカードに対応させる場合に顕在化する。

[0007]

そこで、本発明は、特に、低いレベルの入出力信号を使用するチップの特性 (低消費電力型であることや小型であるといった特性)を無駄にすることなく、異なるレベルの信号の入出力に対応し得る構造の半導体装置を提供すると共に、当該半導体装置を用いた異なるレベルの信号の処理システムを提供することを目的とする。

[0008]

【課題を解決するための手段】

本発明の第1の半導体装置は、複数の半導体チップを1つにパッケージした半導体装置であって、少なくとも、第1レベルの信号を出力する複数の第1ボンディングパッドを備える第1の半導体チップと、上記複数の第1ボンディングパッドの内の一部の第1ボンディングパッドに電気的に接続される第2ボンディングパッド、及び、上記一部の第1ボンディングパッドから上記第2ボンディングパッドに出力される信号のレベルを第1レベルとは異なる第2レベルに変更して出力する第3ボンディングパッドを備える第2の半導体チップとを含むことを特徴とする。

[0009]

本発明の第2の半導体装置は、上記第1の半導体装置において、第2の半導体チップは、第1の半導体チップの上記一部の第1ボンディングパッドから出力される信号を第1レベルよりも大きな第2レベルに変換して出力することを特徴とする。

[0010]

本発明の異なるレベルの信号の処理システムは、第1又は第2の半導体装置を 実装した第1の装置と、上記第1の装置に取り付けられ、上記第1の半導体チッ プの出力したデータ信号を、上記第2の半導体チップにより第2レベルの信号に 変換して受け取る第2の装置とで構成されることを特徴とする。

$[0\ 0\ 1\ 1]$

【発明の実施の形態】

以下、異なるレベルの信号を処理するシステムの一例として、スマートカード 及びスマートカード用のリーダ/ライタ装置で成るシステムであって本発明の実 施の形態にかかる半導体装置を備えるシステムについて説明する。

$[0\ 0\ 1\ 2]$

図1は、スマートカード用のリーダ/ライタ装置150にスマートカード200を接続した状態を示す図である。スマートカード200へのデータの書き込み、又は、スマートカード200からのデータの読み出しを行う場合、本発明の実施の形態に係る半導体装置であるリーダ/ライタ・コントローラ100は、電源スイッチ110にオン制御信号を送り、スマートカード200及び後に説明するように当該コントローラ100に内蔵するIC2(図2を参照)への5V電源の供給を行う。この後、リーダ/ライタ・コントローラ100は、スマートカード200にクロック信号CLKを送り、データ信号Dのやり取りを行う。また、リーダ/ライタ・コントローラ100は、必要に応じてリセット信号RSTを出力する。なお、特に図示しないが、スマートカード200の接地端子は、リーダ/ライタ装置150の接地端子に接続される。

[0 0 1 3]

図 2 は、リーダ/ライタ装置 150の備えるリーダ/ライタ・コントローラ 100の内部構成を示す図である。リーダ/ライタ・コントローラ 100は、40 個のリードピンを持つQFP(Quadrate Flat Packageの略)であり、20の半導体チップ 100 1

$[0\ 0\ 1\ 4]$

半導体チップ IC1 は、 0.25μ mプロセスにより製造した3.3 V 駆動のスマートカード用のリーダ/ライタ・チップであり、第1 レベルとして3.3 V レベルの入出力信号を使用する。半導体チップ IC1 の備える40 個のボンディングパッド IC1 の内、スマートカードIC10 と信号のやり取りを行

う 5 つのボンディングパッド BP $14 \sim$ BP 18 を除いたボンディングパッド BP $1 \sim$ BP 13, BP $19 \sim$ BP 40 は、リーダ/ライタ・コントローラ 100 の周辺に設けられるリードピンP $1 \sim$ P 13, P $19 \sim$ P 40 にそれぞれワイヤボンディングされる。上記スマードカード用のボンディングパッド BP $14 \sim$ BP 18 は、以下に説明する半導体チップ 1 C 2 の対応するボンディングパッド BP $161 \sim 65$ にワイヤボンディングされる。

[0015]

半導体チップIC1のボンディングパッドBP14~BP18の内、少なくとも半導体チップIC2のBP63から5Vレベルの信号の入力が予定されるボンディングパッドBP16に接続される内部回路については、5Vトレラントにしておく。これにより、半導体チップIC1は、スマートカード200からの5Vレベルの信号入力に対しても正常に動作することができる。

[0016]

半導体チップIC2は、 0.5μ mプロセスにより製造した5 V駆動のチップである。半導体チップIC2のボンディングパッドBP66~BP70は、それぞれリーダ/ライタ・コントローラ100の周辺に設けられるリードピンP14~P18にワイヤボンディングされている。半導体チップIC2の詳しい構成については後に説明するが、当該半導体チップIC2は、半導体チップIC1の出力する第1レベルである3.3 V レベルの信号を第2レベルである 5 V レベルの信号に変換してスマートカード200に出力し、スマートカード200から送られてくる5 V レベルの信号をそのまま5 V レベルの信号として半導体チップIC1に出力する。

[0017]

図3は、半導体チップIC2の構成を示す図である。後に詳しく説明するが、図4の(a)及び(b)は、図3に示す半導体チップIC2を構成するバッファ回路71及びトライステート回路78の具体的な構成を示す図である。

[0018]

ボンディングパッドBP61, BP66は、共に半導体チップIC2の接地端 子GNDに接続されている。また、ボンディングパッドBP67は、当該半導体 チップIC2の内部に5Vの電源電圧VCCを供給する電線に接続されている。

[0019]

3つのボンディングパッドBP62, BP63, BP68の間には、データ信号DのI/Oインターフェース回路Cが設けられている。ボンディングパッドBP62は、バッファ回路77を介してトライステート回路78のイネーブル端子に接続されると共に、バッファ回路77及びインバータ80を介してトライステート回路79のイネーブル端子に接続される。ボンディングパッドBP63は、トライステート回路78の信号出力端子と、バッファ回路75の信号入力端子に接続されている。ボンディングパッドBP68は、トライステート回路79の信号出力端子と、バッファ回路76の信号入力端子に接続されている。

[0020]

上記構成のI/Oインターフェース回路Cでは、ボンディングパッドBP62にLowレベルの制御信号が入力されている場合、ボンディングパッドBP68からボンディングパッドBP63に向けてのデータ信号Dの流れが確保される。これによりスマートカード200から半導体チップIC1へのデータの読み出しが可能となる。この場合、3.3V駆動の半導体チップIC1のボンディングパッドBP63には、5Vレベルの信号が入力されることになるが、上述したように、当該ボンディングパッドBP16に接続される内部回路については、5Vトレラントにしてあるため問題は無い。

[0021]

他方、ボンディングパッドBP62にHighレベルの制御信号が入力されている場合、ボンディングパッドBP63からボンディングパッドBP68に向けてのデータ信号Dの流れが確保される。これにより、リーダ/ライタ・コントローラ150からスマートカード200へのデータの書き込みが可能となる。この場合、3.3 V駆動の半導体チップIC1が出力した3.3 レベルの信号は、後にバッファ回路71を例にとり詳しく説明するように、5 Vで駆動されるバッファ回路75を通過することで5 Vレベルの信号に変換される。この結果、スマートカード200へは5 Vレベルの信号が出力されることになり、スマートカード200側での誤作動は生じない。

[0022]

また、ボンディングパッドBP64, BP69の間には、2つのバッファ回路73,74が図示する向きに設けられている。同様に、ボンディングパッドBP65とBP70の間には、2つのバッファ回路71,72が図示する向きに設けられている。ボンディングパッドBP64には、半導体チップIC1から3.3Vレベルのクロック信号CLKが印加される。また、ボンディングパッドBP65には、半導体チップIC1から3.3Vレベルのリセット信号RSTが印加される。後にバッファ回路71を例にとり説明するように、3.3Vレベルのクロック信号CLK及びリセット信号RSTは、5Vで駆動されるバッファ回路73及び71を通過する際に5Vレベルの信号に変換されるため、スマートカード200側での誤動作は生じない。

[0023]

図4の(a)は、図3に示すバッファ回路71の具体的な構成を示す。他のバッファ回路72,73,74,75,76,77もバッファ回路71と同じ構成である。バッファ回路71は、それぞれ5V電源VCCにより駆動される2つの同じ構成のインバータ回路INV1,INV2を直列に接続したものである。インバータ回路INV1は、ゲートのしきい値V $_{TH}$ が0~1V程度のPチャンネル型MOSトランジスタ71aとゲートのしきい値V $_{TH}$ が3.3V以下、例えば、2.5 VのNチャンネルMOSトランジスタ71bで構成される。同様に、インバータ回路INV2は、ゲートのしきい値V $_{TH}$ が0~1V程度のPチャンネル型MOSトランジスタ71cとゲートのしきい値V $_{TH}$ が3.3 V以下、例えば、2.5 VのNチャンネルMOSトランジスタ71dで構成される。当該構成を採用することで、入力信号のHighレベルが3.3 Vの場合に出力信号のHighレベルを5 Vに修正することができる。

[0024]

図4の(b)は、図3に示すトライステート回路78の具体的な構成を示す。 もう一つのトライステート回路79もトライステート回路78と同じ構成である 。当該トライステート回路78は、Lowレベルのイネーブル信号eの入力に応 じてCMOSインバータとして機能し、イネーブル信号eがHighレベルに切 り換った時にはCMOSインバータを構成する2つのトランジスタを両方ともオフに切り換えて動作を停止させる。

[0025]

以下、トライステート回路78の詳しい構成について説明する。NANDゲー ト78bの2つの信号入力端子には、当該トライステート回路78に入力される 信号と、インバータ78aにより反転したイネーブル信号eが入力される。NA NDゲート78aの出力は、ゲートのしきい値電圧VTHが1V程度のPチャン ネル型MOSトランジスタ78dのゲートに出力される。NORゲート78cの 出力は、ゲートのしきい値電圧VTHが2.5VのNチャンネル型MOSトラン ジスタ78eのゲートに出力される。図示するように、Pチャンネル型MOSト ランジスタ78dとNチャンネル型MOSトランジスタ78eとでCMOSイン バータが構成される。上記構成において、Lowレベルのイネーブル信号eが入 力された場合、入力信号は、NANDゲート78b及びNORゲート78eにお いて反転された後、2つのトランジスタ78d及び78eで構成されるCMOS インバータにおいて再び反転され、元の状態に戻された後に出力される。また、 Highレベルのイネーブル信号eが入力された場合、NANDゲート78bは 、入力信号のレベルによらず、Highレベルの信号を出力してPチャンネル型 MOSトランジスタ78dをオフにし、NORゲート78eは、入力信号のレベ ルによらず、Lowレベルの信号を出力してNチャンネル型MOSトランジスタ 78eをオフにする。

[0026]

以上に説明したように、リーダ/ライタ・コントローラ100では、0.35 μ mプロセスで製造した3.3 V駆動の低消費電力型の半導体チップIC1から 出力する信号の内、 0.5μ mプロセスで製造した5 V駆動のスマートカード2 00に出力する信号だけを半導体チップIC2を用いて5 V レベルの信号に変換して出力する構成を採用する。当該構成を採用することで、別に信号レベルの変換装置を無用にしてリーダ/ライタ装置150 及び当該装置150 とスマートカード200 で構成されるシステムの小型化を図ることができる。

[0027]

【発明の効果】

1

本発明の第1の半導体装置は、第1の半導体チップの一部の信号線から出力する第1レベルの信号を第1レベルとは異なる第2レベルの信号に変換する第2の半導体チップを内蔵しているため、外部の装置が第2レベルの信号を要求する場合であっても回路規模の増加を伴うことなく、問題無く使用することができる。

[0028]

本発明の第2の半導体装置は、第1の半導体チップの一部の信号線から出力する第1レベルの信号を第1レベルよりも高い第2レベルの信号に変換する第2の半導体チップを内蔵しているため、外部の装置が第2レベルの信号を要求する場合であっても回路規模の増加を伴うことなく、問題無く使用することができる。

[0029]

本発明の異なるレベルの信号の処理システムは、上記第1又は第2の半導体装置を使用することで、第2の装置が第1の装置が出力する第1レベルの信号とは異なる第2レベルの信号を要求する場合であっても回路規模の増加を伴うことなく、システム全体の小型化を図ることができる。


【図面の簡単な説明】

- 【図1】 スマートカードと、スマートカード用のリーダ/ライタ装置の間でやり取りされる信号を示す図である。
- 【図2】 リーダ/ライタ装置に備えられるリーダ/ライタ・コントローラの構成を示す図である。
 - 【図3】 信号レベルの変換を行う半導体チップの内部構成を示す図である
- 【図4】 (a) と(b) は、図3に示した半導体チップの内部構成要素であるバッファ回路とトライステート回路の具体的な構成を示す図である。

【符号の説明】 100 リーダ/ライタ・コントローラ100、110 電源スイッチ、200 スマートカード、BP1~BP40, BP61~BP7 0 ボンディングパッド、P1~P40 リードピン、IC1, IC2 半導体 チップ。


【書類名】 図面

【図1】




【図2】


1



【図3】



[図4]



【書類名】 要約書

【要約】

【課題】 低いレベルの入出力信号を使用するチップの特性(低消費電力型であることや小型であるといった特性)を無駄にすることなく、異なるレベルの信号の入出力に対応し得る構造の半導体装置を提供する。

【解決手段】 複数の半導体チップを1つにパッケージした半導体装置であって、少なくとも、第1レベルの信号を出力する複数の第1ボンディングパッドを備える第1の半導体チップと、上記複数の第1ボンディングパッドの内の一部の第1ボンディングパッドに電気的に接続される第2ボンディングパッド、及び、上記一部の第1ボンディングパッドから上記第2ボンディングパッドに出力される信号のレベルを第1レベルとは異なる第2レベルに変更して出力する第3ボンディングパッドを備える第2の半導体チップとを含むことを特徴とする。

【選択図】 図1

特願2002-261311

出願人履歴情報

識別番号

[000006747]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所 氏 名

東京都大田区中馬込1丁目3番6号

株式会社リコー

2. 変更年月日 [変更理由] 2002年 5月17日

住 所

住所変更

東京都大田区中馬込1丁目3番6号

氏 名 株式会社リコー